AMD 展示最强 AI 加速器 MI455X：台积电 2nm 工艺、3200 亿晶体管、432GB HBM4

在旧金山举办的 Advancing AI 2026 大会上，AMD 董事长兼 CEO 苏姿丰公布了公司下一代 AI 加速器 Instinct MI455X 的更多信息。

Instinct MI455X GPU 拥有 3200 亿个晶体管，其设计采用了先进的 chiplet 架构，包含四个加速器复合芯粒（XCD）和两个缓存芯粒（FCD）。XCD 采用台积电 2N GAA 工艺制造，而 FCD 和 I/O Die 则基于台积电的 N3P 工艺。通过混合键合技术，XCD 堆叠在 FCD 之上，每个 FCD 连接六个 HBM4 堆栈和两个 I/O Die。

AMD 提出了全新的 Helios 机架级架构，该架构能够将 72 个 MI455X GPU 的显存汇聚成一个统一的相干域，旨在与英伟达的 NVL72 竞争。CDNA 5 架构在张量数据搬运单元方面有所改进，并增加了多播读取功能，以优化数据传输。

在 CDNA 5 架构下，AMD 将其加速器复杂芯片（Accelerator Complex Die）的基本构建单元从“计算单元”（Compute Unit）重新命名为“工作组处理器”（Work Group Processor）。MI455X 的 WGP 数量与前代 MI355X 保持一致，为 256 个。一个显著的架构变化是将波前（wavefront）宽度从 64 位调整至 32 位，AMD 表示此举是为了降低指令延迟和寄存器压力，并增强与不同 AI tensor tile 交互的灵活性。

CDNA 5 的片上缓存结构也进行了调整，取消了前代的大容量无限缓存，转而采用每个 FCD 配备 96MB、总计 192MB 的共享 L2 缓存。

计算性能方面，MI455X 在低精度推理格式下，OCP MXFP4 性能可达 40.26 PFLOPS，理论上是 MI355X 的四倍。与英伟达 Rubin 对比，MI455X 的 FP32 性能达到 315 TFLOPS，在某些场景下超越了英伟达的方案。此外，超越数学单元的吞吐量较 CDNA 4 翻倍，能够加速 softmax 等关键 AI 函数。

内存方面，MI455X 配备了 12 堆栈 HBM4，总容量达到 432GB，带宽高达 23.3 TB/s。这超过了英伟达 Rubin GPU 的初步规格（288GB HBM4 和最高 22 TB/s 带宽）。在 72 个 GPU 的 Helios 机架规模下，AMD 的解决方案可聚合 31.1 TB 的显存，比英伟达 Vera Rubin 的 20.7 TB 总容量高出 50%。